Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.

Proyecto Final Integrador

Guardado en:
Detalles Bibliográficos
Autor principal: Rodríguez, Julián Nicolás
Otros Autores: Álvarez, Nicolás
Formato: acceptedVersion Tesis de grado Trabajo final de grado
Lenguaje:Español
Publicado: Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología. 2023
Materias:
PROYECTO CRONO TDC
DISPOSITIVO MEDICIÓN DE TIEMPO
INTERVALOS DE NANO SEGUNDOS
CIRCUITOS ISERDESE
ESPECIFICACIÓN CUBESAT KIT PCB
Acceso en línea:http://ri.unsam.edu.ar/handle/123456789/2491
Aporte de:
Repositorio Institucional de la UNSAM de Universidad Nacional de General San Martín
id I78-R216-123456789-2491
record_format dspace
spelling I78-R216-123456789-24912024-03-01T20:03:47Z Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA. Rodríguez, Julián Nicolás Álvarez, Nicolás Izraelevitch, Federico PROYECTO CRONO TDC DISPOSITIVO MEDICIÓN DE TIEMPO INTERVALOS DE NANO SEGUNDOS CIRCUITOS ISERDESE ESPECIFICACIÓN CUBESAT KIT PCB Proyecto Final Integrador info:eu-repo/semantics/acceptedVersion En este trabajo se presenta el proyecto Crono TDC, el cual consiste en el diseño, implementación y validación de un Time to Digital Converter (TDC) con la capacidad de medir eventos de hasta 5 ns. Estos dispositivos son utilizados para medir intervalos de tiempo pequeños (en el orden de los nanosegundos o picosegundos). A lo largo del proyecto, se diseñó el Register-Transfer Level (RTL) de un TDC basado en múltiples fases de reloj utilizando circuitos Input SERializer DESErializer (ISERDESE) los cuales son primitivos de la Field Programmable Gate Array (FPGA) en la cual se realizó la implementación. Debido a las características propias de su arquitectura, este TDC puede poseer una gran cantidad de canales. El core se diseñó para ser operado con comandos enviados a través de un puerto serie utilizando un protocolo de entramado determinado. Ciertos parámetros del TDC pueden ser configurados con estos comandos como, por ejemplo, la ventana de tiempo de la medición. Durante el desarrollo del proyecto, se ejecutaron ensayos en los cuales se inyectaron señales conocidas con pulsos de 5 ns en las entradas del TDC y luego se reconstruyeron a partir de la información almacenada en su memoria. En estas pruebas, el TDC se sincronizó con una frecuencia de reloj de 100 MHz, logrando una resolución de 2,5 ns y un error de cuantización de 5 ns. Además, se diseñó un Printed Circuit Board (PCB) con una FPGA XC7A35T-2CSG324I el cual posee 19 canales Low Voltage Differential Signaling (LVDS) expuestos en un conector FPGA Mezzanine Card (FMC) de alta velocidad, dos osciladores de 100 MHz y una interfaz Universal Serial Bus (USB) 2.0. Dicho hardware respeta la especificación CubeSat Kit PCB [1] lo cual sienta las bases para un diseño de TDC que puede ser utilizado en Cubesats. Fil: Rodríguez, Julián Nicolás. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología; Buenos Aires, Argentina. 2023 info:eu-repo/semantics/bachelorThesis info:ar-repo/semantics/trabajo final de grado Rodríguez, J. N. (2023) Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología. TING ESCYT 2023 RJN http://ri.unsam.edu.ar/handle/123456789/2491 spa info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5) application/pdf 147 p. application/pdf ARG 2023 Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología.
institution Universidad Nacional de General San Martín
institution_str I-78
repository_str R-216
collection Repositorio Institucional de la UNSAM
language Español
topic PROYECTO CRONO TDC
DISPOSITIVO MEDICIÓN DE TIEMPO
INTERVALOS DE NANO SEGUNDOS
CIRCUITOS ISERDESE
ESPECIFICACIÓN CUBESAT KIT PCB
spellingShingle PROYECTO CRONO TDC
DISPOSITIVO MEDICIÓN DE TIEMPO
INTERVALOS DE NANO SEGUNDOS
CIRCUITOS ISERDESE
ESPECIFICACIÓN CUBESAT KIT PCB
Rodríguez, Julián Nicolás
Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
topic_facet PROYECTO CRONO TDC
DISPOSITIVO MEDICIÓN DE TIEMPO
INTERVALOS DE NANO SEGUNDOS
CIRCUITOS ISERDESE
ESPECIFICACIÓN CUBESAT KIT PCB
description Proyecto Final Integrador
author2 Álvarez, Nicolás
author_facet Álvarez, Nicolás
Rodríguez, Julián Nicolás
format acceptedVersion
Tesis de grado
Trabajo final de grado
author Rodríguez, Julián Nicolás
author_sort Rodríguez, Julián Nicolás
title Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
title_short Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
title_full Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
title_fullStr Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
title_full_unstemmed Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA.
title_sort crono tdc : diseño e implementación de un time to digital converter en fpga.
publisher Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología.
publishDate 2023
url http://ri.unsam.edu.ar/handle/123456789/2491
work_keys_str_mv AT rodriguezjuliannicolas cronotdcdisenoeimplementaciondeuntimetodigitalconverterenfpga
_version_ 1809235616133545984

Ejemplares similares