Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA

En este proyecto, se desarrolló exitosamente un conjunto modulador/demodulador OFDM de 8 subportadoras, en una plataforma FPGA, en lenguaje VHDL. Además del desafío intelectual de comprender los conceptos que requiere este sistema de comunicaciones, se sumaron otros contratiempos, propios de desarr...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autor principal: Wechsler, Alejandro Martín
Formato: Artículo
Lenguaje:Español
Publicado: Universidad Nacional de Mar del Plata. Facultad de Ingeniería. Argentina 2017
Acceso en línea:http://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/274
Aporte de:
RINFI - Facultad de Ingeniería (UNLdP) de Universidad Nacional de Mar del Plata (UNMdP)
id I29-R182123456789-274
record_format ojs
institution Universidad Nacional de Mar del Plata (UNMdP)
institution_str I-29
repository_str R-182
container_title_str RINFI - Facultad de Ingeniería (UNLdP)
language Español
format Artículo
author Wechsler, Alejandro Martín
spellingShingle Wechsler, Alejandro Martín
Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
author_facet Wechsler, Alejandro Martín
author_sort Wechsler, Alejandro Martín
title Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
title_short Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
title_full Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
title_fullStr Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
title_full_unstemmed Módulos de codificación y modulación OFDM de señales digitales implementados en FPGA
title_sort módulos de codificación y modulación ofdm de señales digitales implementados en fpga
description En este proyecto, se desarrolló exitosamente un conjunto modulador/demodulador OFDM de 8 subportadoras, en una plataforma FPGA, en lenguaje VHDL. Además del desafío intelectual de comprender los conceptos que requiere este sistema de comunicaciones, se sumaron otros contratiempos, propios de desarrollos tecnológicos. Uno de estos contratiempos fue la necesidad de trabajar a nivel bit, como requiere el lenguaje VHDL. De esta manera, se debió razonar la mejor manera de realizar cada una de las operaciones, teniendo en cuenta que el código VHDL sería luego traducido en un circuito. Además, se debió realizar código que desarrolle operaciones complejas, como la DFT. Esto le dio una dificultad adicional al desarrollo del proyecto. Algunas de estas operaciones podrían haberse resuelto usando IP Cores, bloques pre programados por Altera. Sin embargo, se optó por el desarrollo manual de los mismo, ya que los IP Cores son licenciados y, si se desearan usar para un desarrollo comercial, se debería pagar una licencia. Teniendo en cuenta la magnitud de los diseños implementados en FPGA, si se deseara diseñar una placa que sirva para el propósito de este proyecto, se podrían utilizar dispositivos FPGA más económicos que el presente en nuestra placa de desarrollo. Por ejemplo, se podría usar el Cyclone IV EP4CE6E22C8N, que contiene la cantidad de necesaria de elementos lógicos y multiplicadores, a un precio de 11 dólares. Una vez finalizado el proyecto, surgieron algunas mejores que podrían implementarse en el futuro. Entre ellas se encuentran: 1- Uso de herramientas para desarrollo en FPGA, en lenguaje C: Estas herramientas permiten un desarrollo mucho más grande que el lenguaje VHDL, a un costo de mayor uso de recursos del dispositivo FPGA. Para esto, Altera ofrece un SDK (en inglés, “Software Development Kit”), que se integra a Quartus, para la utilización de librerías OpenCL (librerías basadas en C, utilizadas para la realización de algoritmos que permitan la ejecución de diversas tareas en paralelo). 2- Uso de placas de desarrollo SOC: estas placas contienen, además de un dispositivo FPGA, uno o más microcontroladores. De esta manera, se tiene una plataforma más versátil, donde puede elegirse qué dispositivo se encargará de cuales tareas. 3- Desarrollo de sistemas OFDM con más subportadoras. Esto permitiría un sistema aún más rápido, y más inmune al fading, que el desarrollado. Por ejemplo, los sistemas actuales de internet móvil LTE, usan hasta 2048 subportadoras. 4- Agregado de codificación adicional: podrían agregarse métodos de codificación adicionales (como prefijo y sufijo cíclicos). Estos le darían al sistema una inmunidad adicional frente a las reflexiones del medio. Todas estas mejoras pueden desarrollarse en un futuro, ya que la totalidad de este proyecto quedará a disposición del Laboratorio de Comunicaciones, del Departamento de Electrónica, en la Universidad Nacional de Mar del Plata. Esto abre una posibilidad para futuros alumnos que deseen adentrarse en el estudio de sistemas multiportadora, o en el desarrollo de diseños en FPGA.
publisher Universidad Nacional de Mar del Plata. Facultad de Ingeniería. Argentina
publishDate 2017
url http://rinfi.fi.mdp.edu.ar/xmlui/handle/123456789/274
work_keys_str_mv AT wechsleralejandromartin modulosdecodificacionymodulacionofdmdesenalesdigitalesimplementadosenfpga
bdutipo_str Revistas
_version_ 1764819791366848512

Ejemplares similares