Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles para una Sistema en Chip que consta de múltiples procesadores y una memoria de almacenamiento de datos de alta densidad. El objetivo es utilizar el paralelismo como una estrategia para reducir el consumo de energía de...
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | tesis doctoral |
| Lenguaje: | Español |
| Publicado: |
2019
|
| Materias: | |
| Acceso en línea: | http://repositoriodigital.uns.edu.ar/handle/123456789/4756 |
| Aporte de: |
| Sumario: | En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles
para una Sistema en Chip que consta de múltiples procesadores y una memoria
de almacenamiento de datos de alta densidad. El objetivo es utilizar
el paralelismo como una estrategia para reducir el consumo de energía de
las arquitecturas de cómputo VLSI. En particular, se describe la aplicación
de técnicas de paralelismo en una arquitectura de reconocimiento automático
de voz y su integración en el sistema mencionado implementado en una
tecnología CMOS de 55nm. Se describe la aplicación del paralelismo a nivel
micro-arquitectura y a nivel de Sistema y se analiza el punto óptimo de paralelismo
para obtener una arquitectura de cómputo eficiente desde el punto
de vista de tiempo de procesamiento y consumo de energía. |
|---|