Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados

En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles para una Sistema en Chip que consta de múltiples procesadores y una memoria de almacenamiento de datos de alta densidad. El objetivo es utilizar el paralelismo como una estrategia para reducir el consumo de energía de...

Descripción completa

Guardado en:

Detalles Bibliográficos
Autor principal:	Pasciaroni, Alejandro
Otros Autores:	Julián, Pedro
Formato:	tesis doctoral
Lenguaje:	Español
Publicado:	2019
Materias:	Ingeniería Electrónica Circuitos integrados Circuitos integrados VLSI Bajo Consumo Procesamiento no lineal
Acceso en línea:	http://repositoriodigital.uns.edu.ar/handle/123456789/4756
Aporte de:	Repositorio Institucional Universidad Nacional del Sur (UNS) de Universidad Nacional del Sur

id	I20-R126123456789-4756
record_format	dspace
institution	Universidad Nacional del Sur
institution_str	I-20
repository_str	R-126
collection	Repositorio Institucional Universidad Nacional del Sur (UNS)
language	Español
orig_language_str_mv	spa
topic	Ingeniería Electrónica Circuitos integrados Circuitos integrados VLSI Bajo Consumo Procesamiento no lineal
spellingShingle	Ingeniería Electrónica Circuitos integrados Circuitos integrados VLSI Bajo Consumo Procesamiento no lineal Pasciaroni, Alejandro Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
topic_facet	Ingeniería Electrónica Circuitos integrados Circuitos integrados VLSI Bajo Consumo Procesamiento no lineal
description	En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles para una Sistema en Chip que consta de múltiples procesadores y una memoria de almacenamiento de datos de alta densidad. El objetivo es utilizar el paralelismo como una estrategia para reducir el consumo de energía de las arquitecturas de cómputo VLSI. En particular, se describe la aplicación de técnicas de paralelismo en una arquitectura de reconocimiento automático de voz y su integración en el sistema mencionado implementado en una tecnología CMOS de 55nm. Se describe la aplicación del paralelismo a nivel micro-arquitectura y a nivel de Sistema y se analiza el punto óptimo de paralelismo para obtener una arquitectura de cómputo eficiente desde el punto de vista de tiempo de procesamiento y consumo de energía.
author2	Julián, Pedro
author_facet	Julián, Pedro Pasciaroni, Alejandro
format	tesis doctoral
author	Pasciaroni, Alejandro
author_sort	Pasciaroni, Alejandro
title	Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
title_short	Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
title_full	Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
title_fullStr	Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
title_full_unstemmed	Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
title_sort	arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados
publishDate	2019
url	http://repositoriodigital.uns.edu.ar/handle/123456789/4756
work_keys_str_mv	AT pasciaronialejandro arquitecturaseficientesenenergiaparaprocesamientonolinealencircuitosintegrados
bdutipo_str	Repositorios
_version_	1764820505367412736

Arquitecturas eficientes en energía para procesamiento no lineal en circuitos integrados

Ejemplares similares