Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramie...
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | tesis de maestría |
| Lenguaje: | Español |
| Publicado: |
2015
|
| Materias: | |
| Acceso en línea: | http://repositoriodigital.uns.edu.ar/handle/123456789/2694 |
| Aporte de: |
| Sumario: | El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional
de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en
ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas
de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento
digital de se˜nales (PDS).
Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala
de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales
problemas en este ´area.
Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la
problem´atica espec´ıfica de PDS.
Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on
funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es
de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta
infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT,
Fast Fourier Transform). |
|---|