Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales

El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramie...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autor principal: Pachiana Caba, Gabriel H.
Otros Autores: Paolini, Eduardo
Formato: tesis de maestría
Lenguaje:Español
Publicado: 2015
Materias:
Ingeniería
Verificación
Sistemas digitales
Acceso en línea:http://repositoriodigital.uns.edu.ar/handle/123456789/2694
Aporte de:
Repositorio Institucional Universidad Nacional del Sur (UNS) de Universidad Nacional del Sur
id I20-R126123456789-2694
record_format dspace
institution Universidad Nacional del Sur
institution_str I-20
repository_str R-126
collection Repositorio Institucional Universidad Nacional del Sur (UNS)
language Español
orig_language_str_mv spa
topic Ingeniería
Verificación
Sistemas digitales
spellingShingle Ingeniería
Verificación
Sistemas digitales
Pachiana Caba, Gabriel H.
Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
topic_facet Ingeniería
Verificación
Sistemas digitales
description El objetivo de este trabajo es el estudio y el desarrollo de tecnolog´ıas de verificaci´on funcional de sistemas digitales especificados a nivel de transferencia entre registros (RTL por sus siglas en ingl´es, Register Transfer Level). M´as precisamente, se experimenta con metodolog´ıas y herramientas de verificaci´on orientadas a n´ucleos (cores) o bloques aritm´eticos y de procesamiento digital de se˜nales (PDS). Se describen conocimientos generales de verificaci´on de sistemas digitales de muy gran escala de integraci´on (VLSI, Very Large Scale Integration) de manera de comprender los principales problemas en este ´area. Se describen los conceptos te´oricos relacionados a la verificaci´on funcional de hardware y la problem´atica espec´ıfica de PDS. Se definen y experimentan los aspectos formales y pr´acticos de las t´ecnicas de verificaci´on funcional orientadas a unidades de c´alculo aritm´etico y de procesamiento de se˜nales, a trav´es de su aplicaci´on en bloques de distintas complejidades como pueden ser los filtros con respuesta infinita al impulso (IIR, Infinite Impulse Response) o transformada r´apida de Fourier (FFT, Fast Fourier Transform).
author2 Paolini, Eduardo
author_facet Paolini, Eduardo
Pachiana Caba, Gabriel H.
format tesis de maestría
author Pachiana Caba, Gabriel H.
author_sort Pachiana Caba, Gabriel H.
title Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
title_short Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
title_full Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
title_fullStr Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
title_full_unstemmed Técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
title_sort técnicas de verificación orientadas a sistemas digitales de procesamiento de señales
publishDate 2015
url http://repositoriodigital.uns.edu.ar/handle/123456789/2694
work_keys_str_mv AT pachianacabagabrielh tecnicasdeverificacionorientadasasistemasdigitalesdeprocesamientodesenales
bdutipo_str Repositorios
_version_ 1764820504971051010

Ejemplares similares