Memory disambiguation hardware: a review
One of the main challenges of modern processor designs is the implementation of scalable and efficient mechanisms to detect memory access order violations as a result of out-of-order execution. Conventional structures performing this task are complex, inefficient and power-hungry. This fact has gen...
Guardado en:
| Autores principales: | Castro, Fernando, Chaver, Daniel, Piñuel, Luis, Prieto, Manuel, Tirado Fernández, Francisco |
|---|---|
| Formato: | Articulo |
| Lenguaje: | Inglés |
| Publicado: |
2008
|
| Materias: | |
| Acceso en línea: | http://sedici.unlp.edu.ar/handle/10915/9636 http://journal.info.unlp.edu.ar/wp-content/uploads/JCST-Oct08-1.pdf |
| Aporte de: |
Ejemplares similares
-
Reducing the LSQ and L1 data cache power consumption
por: Apolloni, Rubén, et al.
Publicado: (2010) -
Disjoint Semi-supervised Spanish Verb Sense Disambiguation Using Word Embeddings
por: Cardellino, Cristian, et al.
Publicado: (2017) -
Análisis de componente de hardware para la utilización con frameworks de IoT
por: Godoy, Diego Alberto, et al.
Publicado: (2020) -
Asignación no supervisada para desambiguación dinámica del nombre de los autores en citaciones bibliográficas
por: Gómez García, Carlos Andrés
Publicado: (2018) -
Asignación no supervisada para desambiguación dinámica del nombre de los autores en citaciones bibliográficas
por: Gómez García, Carlos Andrés
Publicado: (2018)