Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de conc...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Osio, Jorge Rafael, Montezanti, Diego Miguel, Kunysz, Eduardo, Morales, Daniel Martín
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2019
Materias:
Ciencias Informáticas
arquitecturas paralelas
procesamiento de imágenes
checkpoints de capa de sistema
tolerancia a fallos
sistemas multicores
dispositivos reconfigurables
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/76955
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata

Ejemplares similares

Ejemplares similares