Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de conc...

Descripción completa

Detalles Bibliográficos
Autores principales:	Osio, Jorge Rafael, Montezanti, Diego Miguel, Kunysz, Eduardo, Morales, Daniel Martín
Formato:	Objeto de conferencia
Lenguaje:	Español
Publicado:	2019
Materias:	Ciencias Informáticas arquitecturas paralelas procesamiento de imágenes checkpoints de capa de sistema tolerancia a fallos sistemas multicores dispositivos reconfigurables
Acceso en línea:	http://sedici.unlp.edu.ar/handle/10915/76955
Aporte de:	SEDICI (UNLP) de Universidad Nacional de La Plata

id	I19-R120-10915-76955
record_format	dspace
institution	Universidad Nacional de La Plata
institution_str	I-19
repository_str	R-120
collection	SEDICI (UNLP)
language	Español
topic	Ciencias Informáticas arquitecturas paralelas procesamiento de imágenes checkpoints de capa de sistema tolerancia a fallos sistemas multicores dispositivos reconfigurables
spellingShingle	Ciencias Informáticas arquitecturas paralelas procesamiento de imágenes checkpoints de capa de sistema tolerancia a fallos sistemas multicores dispositivos reconfigurables Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Morales, Daniel Martín Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
topic_facet	Ciencias Informáticas arquitecturas paralelas procesamiento de imágenes checkpoints de capa de sistema tolerancia a fallos sistemas multicores dispositivos reconfigurables
description	Dentro de la línea de investigación que se está desarrollando, existen dos enfoques diferentes. Por un lado se está trabajando sobre la implementación de algoritmos de procesamiento de imágenes sobre dispositivos reconfigurables. El objetivo es utilizar una combinación de diferentes técnicas de concurrencia y paralelismo para tener en cuenta aspectos comunes de dichos algoritmos, y así mejorar la eficiencia de procesamiento sobre las imágenes médicas. Por otra parte, debido a que el procesamiento en paralelo requiere de la implementación de sistemas de múltiples procesadores en dispositivos reconfigurables, se ha incorporado al proyecto una línea en la que se está trabajando en el desarrollo de metodología de tolerancia a fallos transitorios, que son cada vez más frecuentes en las arquitecturas paralelas, y que afectan especialmente a las aplicaciones de cómputo intensivo y ejecuciones de larga duración.
format	Objeto de conferencia Objeto de conferencia
author	Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Morales, Daniel Martín
author_facet	Osio, Jorge Rafael Montezanti, Diego Miguel Kunysz, Eduardo Morales, Daniel Martín
author_sort	Osio, Jorge Rafael
title	Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_short	Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_full	Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_fullStr	Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_full_unstemmed	Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
title_sort	determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos
publishDate	2019
url	http://sedici.unlp.edu.ar/handle/10915/76955
work_keys_str_mv	AT osiojorgerafael determinaciondelaeficienciayestrategiasdetoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT montezantidiegomiguel determinaciondelaeficienciayestrategiasdetoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT kunyszeduardo determinaciondelaeficienciayestrategiasdetoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos AT moralesdanielmartin determinaciondelaeficienciayestrategiasdetoleranciaafallosenarquitecturasmultiprocesadorparaaplicacionesdeprocesamientodedatos
bdutipo_str	Repositorios
_version_	1764820484857266178

Determinación de la eficiencia y estrategias de tolerancia a fallos en arquitecturas multiprocesador para aplicaciones de procesamiento de datos

Ejemplares similares