IP Core procesador de redes de Petri Jerárquicas

Mostrar todas las versiones(2)

La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y pr...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Micolini, Orlando, Arlettaz, Emiliano, Birocco Baudino, Sergio H., Cebollada, Marcelo
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2014
Materias:
Ciencias Informáticas
IP-Core
multicore
Petri net
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/41770
http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdf
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-41770
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ciencias Informáticas
IP-Core
multicore
Petri net
spellingShingle Ciencias Informáticas
IP-Core
multicore
Petri net
Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
IP Core procesador de redes de Petri Jerárquicas
topic_facet Ciencias Informáticas
IP-Core
multicore
Petri net
description La centralización de la sincronización de procesos mediante un IP-Core disminuye los tiempos requeridos para la labor de sincronización. La implementación de un procesador de Petri que ejecuta el formalismo de redes de Petri brinda una forma sencilla y efectiva de modelar, implementar, ejecutar y programar en forma directa sistemas reactivos con un alto grado de paralelismo. En este artículo se propone el desarrollo de un procesador de redes de Petri Jerárquicas (HPNP) implementado en un IP-Core, el cual, mantiene los beneficios del procesador de Petri, logra una notable reducción en los recursos de hardware utilizados y también la ejecución paralela de los procesos con el procesador de Petri. Esto último es posible gracias a la división de las redes de Petri y la implementación en hardware de un algoritmo que permite la comunicación entre las sub-redes resultantes.
format Objeto de conferencia
Objeto de conferencia
author Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author_facet Micolini, Orlando
Arlettaz, Emiliano
Birocco Baudino, Sergio H.
Cebollada, Marcelo
author_sort Micolini, Orlando
title IP Core procesador de redes de Petri Jerárquicas
title_short IP Core procesador de redes de Petri Jerárquicas
title_full IP Core procesador de redes de Petri Jerárquicas
title_fullStr IP Core procesador de redes de Petri Jerárquicas
title_full_unstemmed IP Core procesador de redes de Petri Jerárquicas
title_sort ip core procesador de redes de petri jerárquicas
publishDate 2014
url http://sedici.unlp.edu.ar/handle/10915/41770
http://43jaiio.sadio.org.ar/proceedings/AST/Paper10_AST_Micolini.pdf
work_keys_str_mv AT micoliniorlando ipcoreprocesadorderedesdepetrijerarquicas
AT arlettazemiliano ipcoreprocesadorderedesdepetrijerarquicas
AT biroccobaudinosergioh ipcoreprocesadorderedesdepetrijerarquicas
AT cebolladamarcelo ipcoreprocesadorderedesdepetrijerarquicas
bdutipo_str Repositorios
_version_ 1764820472882528257

Ejemplares similares