Descripción VHDL de una arquitectura RISC

En este trabajo de investigación se realizará la descripción de un procesador RISC elemental existente en el mercado en lenguaje VHDL (Very High Speed Integrated Circuit Hardware Description Language), realizando un estudio de tiempo de ejecución de las instrucciones del procesador, análisis del com...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Martínez Belot, Luis José Javier, Leyes, Daniel Alejandro
Otros Autores: Villagarcía Wanza, Horacio A.
Formato: Tesis Tesis de grado
Lenguaje:Español
Publicado: 2007
Materias:
Ciencias Informáticas
aplicaciones informáticas
arquitectura de software
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/3970
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-3970
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ciencias Informáticas
aplicaciones informáticas
arquitectura de software
spellingShingle Ciencias Informáticas
aplicaciones informáticas
arquitectura de software
Martínez Belot, Luis José Javier
Leyes, Daniel Alejandro
Descripción VHDL de una arquitectura RISC
topic_facet Ciencias Informáticas
aplicaciones informáticas
arquitectura de software
description En este trabajo de investigación se realizará la descripción de un procesador RISC elemental existente en el mercado en lenguaje VHDL (Very High Speed Integrated Circuit Hardware Description Language), realizando un estudio de tiempo de ejecución de las instrucciones del procesador, análisis del comportamiento y capacidades del mismo mediante la simulación de los módulos descriptos. Una vez obtenida la descripción del microprocesador se efectuará la compilación y síntesis restringida del procesador descrito en un dispositivo de lógica programable de la familia FLEX 10K de ALTERA incluidos en el University Program Design Laboratory Package. Además, se realizará un análisis de tiempos de respuesta del procesador, espacio físico utilizado en el dispositivo y eficiencia del mismo, que permita obtener una medición de la fidelidad del procesador descrito. Desarrollos propuestos - Descripción de un procesador RISC en lenguaje VHDL. - Efectuar simulaciones del procesador descrito analizando su funcionamiento y comportamiento. - Realizar una compilación y síntesis del procesador en un dispositivo de lógica programable. - Analizar los resultados obtenidos en la simulación y en la síntesis del procesador. Resultado esperado Lograr la síntesis en un dispositivo de lógica programable de un procesador elemental descrito en un lenguaje de descripción de hardware.
author2 Villagarcía Wanza, Horacio A.
author_facet Villagarcía Wanza, Horacio A.
Martínez Belot, Luis José Javier
Leyes, Daniel Alejandro
format Tesis
Tesis de grado
author Martínez Belot, Luis José Javier
Leyes, Daniel Alejandro
author_sort Martínez Belot, Luis José Javier
title Descripción VHDL de una arquitectura RISC
title_short Descripción VHDL de una arquitectura RISC
title_full Descripción VHDL de una arquitectura RISC
title_fullStr Descripción VHDL de una arquitectura RISC
title_full_unstemmed Descripción VHDL de una arquitectura RISC
title_sort descripción vhdl de una arquitectura risc
publishDate 2007
url http://sedici.unlp.edu.ar/handle/10915/3970
work_keys_str_mv AT martinezbelotluisjosejavier descripcionvhdldeunaarquitecturarisc
AT leyesdanielalejandro descripcionvhdldeunaarquitecturarisc
bdutipo_str Repositorios
_version_ 1764820472746213376

Ejemplares similares