Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC

En el presente trabajo se estudia el algoritmo de cómputo numérico CORDIC y se describen algunas de sus variantes arquitecturales. Para comenzar se realizará una descripción a nivel funcional algorítmica con un alto nivel de abstracción del algoritmo en VHDL, utilizando aritmética en punto flotante...

Descripción completa

Guardado en:

Detalles Bibliográficos
Autor principal:	Schweers, Robert Joachim
Otros Autores:	Bria, Oscar N.
Formato:	Tesis Tesis de grado
Lenguaje:	Español
Publicado:	2002
Materias:	Ciencias Informáticas algoritmos númericos Informática diseño de hardware simulación
Acceso en línea:	http://sedici.unlp.edu.ar/handle/10915/3835
Aporte de:	SEDICI (UNLP) de Universidad Nacional de La Plata

id	I19-R120-10915-3835
record_format	dspace
institution	Universidad Nacional de La Plata
institution_str	I-19
repository_str	R-120
collection	SEDICI (UNLP)
language	Español
topic	Ciencias Informáticas algoritmos númericos Informática diseño de hardware simulación
spellingShingle	Ciencias Informáticas algoritmos númericos Informática diseño de hardware simulación Schweers, Robert Joachim Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
topic_facet	Ciencias Informáticas algoritmos númericos Informática diseño de hardware simulación
description	En el presente trabajo se estudia el algoritmo de cómputo numérico CORDIC y se describen algunas de sus variantes arquitecturales. Para comenzar se realizará una descripción a nivel funcional algorítmica con un alto nivel de abstracción del algoritmo en VHDL, utilizando aritmética en punto flotante proporcionada por el lenguaje. El propósito es validar el funcionamiento de algoritmo mediante el cálculo del seno, del coseno y del arcotangente. Seguidamente se realizará la descripción de dos de las arquitecturas mas comunes (CORDIC bitparalelo desplegado y CORDIC bit-paralelo iterativo) utilizando aritmética de punto fijo como forma de representación numérica. La descripción de las arquitecturas particulares, se llevará a cabo a partir del funcionamiento correcto de la descripción funcional algorítmica. Otro aspecto interesante es la modificación de los parámetros principales que afectan a las arquitecturas, ancho de palabra y número de iteraciones. Para verificar el funcionamiento de las descripciones, se utilizarán como referencia a las funciones seno, coseno y arcotangente. La validación se llevará a cabo utilizando MATLAB<SUP>TM</SUP> como herramienta de comparación.
author2	Bria, Oscar N.
author_facet	Bria, Oscar N. Schweers, Robert Joachim
format	Tesis Tesis de grado
author	Schweers, Robert Joachim
author_sort	Schweers, Robert Joachim
title	Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
title_short	Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
title_full	Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
title_fullStr	Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
title_full_unstemmed	Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
title_sort	descripción en vhdl de arquitecturas para implementar el algoritmo cordic
publishDate	2002
url	http://sedici.unlp.edu.ar/handle/10915/3835
work_keys_str_mv	AT schweersrobertjoachim descripcionenvhdldearquitecturasparaimplementarelalgoritmocordic
bdutipo_str	Repositorios
_version_	1764820472500846596

Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC

Ejemplares similares