Adapting an IP MC6805 core for multiprocessing and multitasking

La disponibilidad de dispositivos de Lógica Programable de alta densidad de integración permite buscar soluciones integradas en un dispositivo SOPC (System On a Programmable Chip). Un tema de creciente interés son los procesadores empotrados, siendo usual un único procesador y un sistema operativo...

Descripción completa

Detalles Bibliográficos
Autores principales: Jaquenod, Guillermo A., Villagarcía Wanza, Horacio A., Bria, Oscar N., De Giusti, Marisa Raquel
Formato: Objeto de conferencia
Lenguaje:Inglés
Publicado: 2003
Materias:
Informática
Ingeniería
núcleo IP
Processors
procesadores
Multiprocessing/multiprogramming/multitasking
Hardware
lógica programable
dispositivos
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/27125
http://www.iberchip.net/IX/Articles/PAP-090.pdf
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-27125
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Inglés
topic Informática
Ingeniería
núcleo IP
Processors
procesadores
Multiprocessing/multiprogramming/multitasking
Hardware
lógica programable
dispositivos
spellingShingle Informática
Ingeniería
núcleo IP
Processors
procesadores
Multiprocessing/multiprogramming/multitasking
Hardware
lógica programable
dispositivos
Jaquenod, Guillermo A.
Villagarcía Wanza, Horacio A.
Bria, Oscar N.
De Giusti, Marisa Raquel
Adapting an IP MC6805 core for multiprocessing and multitasking
topic_facet Informática
Ingeniería
núcleo IP
Processors
procesadores
Multiprocessing/multiprogramming/multitasking
Hardware
lógica programable
dispositivos
description La disponibilidad de dispositivos de Lógica Programable de alta densidad de integración permite buscar soluciones integradas en un dispositivo SOPC (System On a Programmable Chip). Un tema de creciente interés son los procesadores empotrados, siendo usual un único procesador y un sistema operativo con capacidad de multitarea. Sin embargo, debe considerarse como alternativa insertar varios procesadores, no necesariamente idénticos, que pueden a su vez atender varias tareas. En un SOPC, como diferencia fundamental con los casos tradicionales de multiprocesamiento y multitarea, las tareas a realizar son conocidas antes de comenzar el diseño, por lo tanto hardware como software se pueden configurar a medida de la aplicación, combinando la velocidad propia del primero, con la versatilidad del segundo. Este artículo describe las modificaciones de hardware realizadas al núcleo IP (Intellectual Property) de un procesador, de modo de permitir la inclusión de un administrador de tareas por hardware y de canales de comunicación interprocesadores.
format Objeto de conferencia
Objeto de conferencia
author Jaquenod, Guillermo A.
Villagarcía Wanza, Horacio A.
Bria, Oscar N.
De Giusti, Marisa Raquel
author_facet Jaquenod, Guillermo A.
Villagarcía Wanza, Horacio A.
Bria, Oscar N.
De Giusti, Marisa Raquel
author_sort Jaquenod, Guillermo A.
title Adapting an IP MC6805 core for multiprocessing and multitasking
title_short Adapting an IP MC6805 core for multiprocessing and multitasking
title_full Adapting an IP MC6805 core for multiprocessing and multitasking
title_fullStr Adapting an IP MC6805 core for multiprocessing and multitasking
title_full_unstemmed Adapting an IP MC6805 core for multiprocessing and multitasking
title_sort adapting an ip mc6805 core for multiprocessing and multitasking
publishDate 2003
url http://sedici.unlp.edu.ar/handle/10915/27125
http://www.iberchip.net/IX/Articles/PAP-090.pdf
work_keys_str_mv AT jaquenodguillermoa adaptinganipmc6805coreformultiprocessingandmultitasking
AT villagarciawanzahoracioa adaptinganipmc6805coreformultiprocessingandmultitasking
AT briaoscarn adaptinganipmc6805coreformultiprocessingandmultitasking
AT degiustimarisaraquel adaptinganipmc6805coreformultiprocessingandmultitasking
bdutipo_str Repositorios
_version_ 1764820467503333379

Ejemplares similares