6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA

En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Gillig, Julián U. da Silva, Sagreras, Miguel A., Dams, Alberto
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2003
Materias:
Ciencias Informáticas
Microprocessors
microprocesador de tipo RISC
arquitectura
tecnología FPGA (Field Programmable Gate Array)
tecnología
Gate arrays
informática
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/21390
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-21390
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ciencias Informáticas
Microprocessors
microprocesador de tipo RISC
arquitectura
tecnología FPGA (Field Programmable Gate Array)
tecnología
Gate arrays
informática
spellingShingle Ciencias Informáticas
Microprocessors
microprocesador de tipo RISC
arquitectura
tecnología FPGA (Field Programmable Gate Array)
tecnología
Gate arrays
informática
Gillig, Julián U. da Silva
Sagreras, Miguel A.
Dams, Alberto
6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
topic_facet Ciencias Informáticas
Microprocessors
microprocesador de tipo RISC
arquitectura
tecnología FPGA (Field Programmable Gate Array)
tecnología
Gate arrays
informática
description En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar.
format Objeto de conferencia
Objeto de conferencia
author Gillig, Julián U. da Silva
Sagreras, Miguel A.
Dams, Alberto
author_facet Gillig, Julián U. da Silva
Sagreras, Miguel A.
Dams, Alberto
author_sort Gillig, Julián U. da Silva
title 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
title_short 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
title_full 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
title_fullStr 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
title_full_unstemmed 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA
title_sort 6617: arquitectura risc de ancho de palabra de datos parametrizable para implementaciones sobre tecnología fpga
publishDate 2003
url http://sedici.unlp.edu.ar/handle/10915/21390
work_keys_str_mv AT gilligjulianudasilva 6617arquitecturariscdeanchodepalabradedatosparametrizableparaimplementacionessobretecnologiafpga
AT sagrerasmiguela 6617arquitecturariscdeanchodepalabradedatosparametrizableparaimplementacionessobretecnologiafpga
AT damsalberto 6617arquitecturariscdeanchodepalabradedatosparametrizableparaimplementacionessobretecnologiafpga
bdutipo_str Repositorios
_version_ 1764820464458268673

Ejemplares similares