VMEbus en FPGA

Se presenta el diseño del modulo de entada- salida del sistema de comunicación de datos VMEbus, cumpliendo con las especificaciones definidas en el estándar IEEE 1014-87 Revisión B.. En el desarrollo se utilizó estándares de comunicación, lenguajes de descripción de hardware, herramientas para el d...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Achilli, F. E., Gil, S. A., Rapallini, José Antonio, Quijano, Antonio Adrián
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2010
Materias:
Ingeniería
Diseño digital
FPGA
VMEbus
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/121190
http://www.lacie-unlam.org/uea2010/trabajos/uea2010_submission_32.pdf
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-121190
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ingeniería
Diseño digital
FPGA
VMEbus
spellingShingle Ingeniería
Diseño digital
FPGA
VMEbus
Achilli, F. E.
Gil, S. A.
Rapallini, José Antonio
Quijano, Antonio Adrián
VMEbus en FPGA
topic_facet Ingeniería
Diseño digital
FPGA
VMEbus
description Se presenta el diseño del modulo de entada- salida del sistema de comunicación de datos VMEbus, cumpliendo con las especificaciones definidas en el estándar IEEE 1014-87 Revisión B.. En el desarrollo se utilizó estándares de comunicación, lenguajes de descripción de hardware, herramientas para el diseño de hardware-software, instrumental para la verificación del diseño y dispositivos lógicos programables para la implementación. El trabajo presenta el marco teórico, realiza la descripción general de la interfase y en particular el detalle del desarrollo de los bloques implementados, dando los conceptos necesarios para la comprensión del diseño en VHDL y su implementación en FPGA.
format Objeto de conferencia
Objeto de conferencia
author Achilli, F. E.
Gil, S. A.
Rapallini, José Antonio
Quijano, Antonio Adrián
author_facet Achilli, F. E.
Gil, S. A.
Rapallini, José Antonio
Quijano, Antonio Adrián
author_sort Achilli, F. E.
title VMEbus en FPGA
title_short VMEbus en FPGA
title_full VMEbus en FPGA
title_fullStr VMEbus en FPGA
title_full_unstemmed VMEbus en FPGA
title_sort vmebus en fpga
publishDate 2010
url http://sedici.unlp.edu.ar/handle/10915/121190
http://www.lacie-unlam.org/uea2010/trabajos/uea2010_submission_32.pdf
work_keys_str_mv AT achillife vmebusenfpga
AT gilsa vmebusenfpga
AT rapallinijoseantonio vmebusenfpga
AT quijanoantonioadrian vmebusenfpga
bdutipo_str Repositorios
_version_ 1764820449025327106

Ejemplares similares