Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip

Mostrar todas las versiones(2)

Tesis (Lic. en Cs. de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2020.

Detalles Bibliográficos
Autor principal: Capkob, Rubén Danilo
Otros Autores: Ferreyra, Pablo Alejandro
Formato: bachelorThesis
Lenguaje:Español
Publicado: 2020
Materias:
Organización de sistemas informáticos
Sistemas y redes confiables y tolerantes a fallas
Redes Inalámbricas Tolerantes a Demoras en un Chip
Acceso en línea:http://hdl.handle.net/11086/17143
Aporte de:
Repositorio Digital Universitario (UNC) de Universidad Nacional de Córdoba
id I10-R141-11086-17143
record_format dspace
spelling I10-R141-11086-171432023-08-31T13:19:03Z Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip Capkob, Rubén Danilo Ferreyra, Pablo Alejandro Organización de sistemas informáticos Sistemas y redes confiables y tolerantes a fallas Redes Inalámbricas Tolerantes a Demoras en un Chip Tesis (Lic. en Cs. de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2020. Fil: Capkob, Rubén Danilo. Universidad Nacional de Córdoba. Facultad de Matemática, Astronomía, Física y Computación; Argentina. Este trabajo se enfoca en investigar acerca de las capacidades de tolerar fallas en algunas plataformas o topologías para Redes Inalámbricas Tolerantes a Demoras en un Chip. (del inglés: Wireless Delay Tolerant Networks On Chips WDTNOC) y sus implicancias. Para ello, se realizan implementaciones de modelos de eventos discretos usando el framework OMNeT++ para caracterizar distintas métricas de interés en dichas redes. Como conclusiones generales se demuestra que, bajo condiciones de fallas transitorias, estas redes presentan la muy importante y deseada propiedad de Degradación Paulatina. Adicionalmente, se puede ver que esta propiedad es escalable con el número de nodos. This work focuses on investigating the capabilities to tolerate failures in some platforms or topologies for Delay Tolerant Wireless Networks on a Chip. (Wireless Delay Tolerant Networks On Chips WDTNOC) and its implications. For this, discrete event model implementations are carried out using the OMNeT ++ framework to characterize different metrics of interest in these networks. As general conclusions, it is shown that, under transient fault conditions, these networks present the very important and desired property of Gradual Degradation. Additionally, it can be seen that this property is scalable with the number of nodes. Fil: Capkob, Rubén Danilo. Universidad Nacional de Córdoba. Facultad de Matemática, Astronomía, Física y Computación; Argentina. 2020-12-23T15:29:53Z 2020-12-23T15:29:53Z 2020 bachelorThesis http://hdl.handle.net/11086/17143 spa Atribución 4.0 Internacional http://creativecommons.org/licenses/by/4.0/
institution Universidad Nacional de Córdoba
institution_str I-10
repository_str R-141
collection Repositorio Digital Universitario (UNC)
language Español
topic Organización de sistemas informáticos
Sistemas y redes confiables y tolerantes a fallas
Redes Inalámbricas Tolerantes a Demoras en un Chip
spellingShingle Organización de sistemas informáticos
Sistemas y redes confiables y tolerantes a fallas
Redes Inalámbricas Tolerantes a Demoras en un Chip
Capkob, Rubén Danilo
Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
topic_facet Organización de sistemas informáticos
Sistemas y redes confiables y tolerantes a fallas
Redes Inalámbricas Tolerantes a Demoras en un Chip
description Tesis (Lic. en Cs. de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2020.
author2 Ferreyra, Pablo Alejandro
author_facet Ferreyra, Pablo Alejandro
Capkob, Rubén Danilo
format bachelorThesis
author Capkob, Rubén Danilo
author_sort Capkob, Rubén Danilo
title Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
title_short Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
title_full Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
title_fullStr Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
title_full_unstemmed Plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
title_sort plataformas para redes tolerantes a demoras sobre nodos integrados en un chip
publishDate 2020
url http://hdl.handle.net/11086/17143
work_keys_str_mv AT capkobrubendanilo plataformaspararedestolerantesademorassobrenodosintegradosenunchip
_version_ 1782014082443902976

Ejemplares similares