|
|
|
|
| LEADER |
01059nam a22003015a 4500 |
| 001 |
1238 |
| 003 |
AR-SjUIP |
| 005 |
20200306140945.0 |
| 008 |
140917t2004 |||a 00 0 spa d |
| 040 |
|
|
|a AR-SjUIP
|c AR-SjUIP
|
| 900 |
|
|
|a Proyecto Huarpe
|b 6699
|c 6699
|d Proyecto Huarpe
|
| 913 |
|
|
|u UNSJ
|f JUFING
|d Ingeniería Electrónica
|
| 913 |
|
|
|u UNSJ
|f JUFING
|d Ingeniería Electrónica
|
| 944 |
|
|
|p AR
|x J
|
| 245 |
1 |
0 |
|a Implementación de mejoras a un neuro-chip basado en FPGA /
|c Alfredo E. Miguel, Pedro A. Olguín, Osvaldo J. Pennacchioni.
|
| 260 |
|
|
|a ,
|c 2004.
|
| 080 |
|
|
|a 621.38(043)
|2 UNE 50001:2000
|
| 650 |
|
7 |
|a PROCESO DE DATOS
|9 165685
|
| 650 |
|
7 |
|a TECNOLOGIA ELECTRONICA
|9 143058
|
| 650 |
|
7 |
|a ANALISIS DE REDES
|9 144696
|
| 100 |
1 |
|
|a Miguel, Alfredo Estéban
|9 208407
|
| 700 |
1 |
|
|a Olguín, Pedro A.
|9 208408
|
| 700 |
1 |
|
|a Pennacchioni, Osvaldo J.
|9 208409
|
| 300 |
|
|
|a 139 h. :
|b il. ;
|c 30 cm.
|
| 502 |
|
|
|a Tésis (Ingeniero Electrónico)--Universidad Nacional de San Juan, 2004
|
| 504 |
|
|
|
| 942 |
|
|
|2 udc
|c LIB
|
| 999 |
|
|
|c 151951
|d 151951
|