Saltar al contenido
BDU
3
Inicio
Su cuenta
Salir
Entrar
Todos los Campos
Título
Autor
Materia
Número de Clasificación
ISBN/ISSN
Etiqueta
Buscar
Avanzado
Restablecer filtros
Autor:
Pedre, S.
Formato:
Artículo
Materias:
4 filtros
Field programmable gate arrays (FPGA)
Y
Hardware acceleration
Y
Pixel images
Y
robotics
Restablecer filtros
Mostrar filtros (6)
Autor:
Pedre, S.
Formato:
Artículo
Materias:
4 filtros
Field programmable gate arrays (FPGA)
Y
Hardware acceleration
Y
Pixel images
Y
robotics
Autor
Ordenar
Resultados del conteo
Alfabético
Barrio, M.M.
Bianchini, M.
3
Chacón, M.
3
Furman, D.
3
Kohan, A.
3
Lantz, O.
3
Levy, E.M.
3
Mordoh, J.
3
Peguillet, I.
3
Vellice, A.
3
Wainstok, R.
3
Yee, C.
3
von Euw, E.M.
3
cerrar
Cargando...