Diseño e implementación de arquitecturas para estructuras paralelas
Este trabajo de investigación explora el diseño e implementación de arquitecturas paralelas que permiten el procesamiento en paralelo de datos. Se consideró, como caso de estudio, el procesamiento en tiempo real del algoritmo del filtro de partículas para aquellas aplicaciones que requieren miles...
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | tesis de maestría |
| Lenguaje: | Español |
| Publicado: |
2015
|
| Materias: | |
| Acceso en línea: | http://repositoriodigital.uns.edu.ar/handle/123456789/4423 |
| Aporte de: |
| Sumario: | Este trabajo de investigación explora el diseño e implementación de arquitecturas paralelas
que permiten el procesamiento en paralelo de datos. Se consideró, como caso de estudio, el
procesamiento en tiempo real del algoritmo del filtro de partículas para aquellas aplicaciones
que requieren miles de ellas. En estos casos el algoritmo presenta un cuello de botella en el tiempo
de ejecución debido al remuestreo, la única operación del algoritmo cuyo procesamiento no puede
ser paralelizado en forma directa. El estudio tuvo como objetivos la revisión bibliográfica sobre
los algoritmos de remuestreo e implentación del filtro de partículas y por último la proposición de
arquitecturas digitales para un elemento de procesamiento para luego considerar arquitecturas
con procesamiento distribuido.
Se revisionaron las estrategias de paralelización del algoritmo de remuestreo y se llevó acabo
una evaluación cualitativa y cuantitativa del comportamiento de las mismas. La estrategia
seleccionada para las arquitecturas propuestas es el remuestreo distribuido que se basa en la distribución del remuestreo en grupos de partículas. De la evaluación se concluye que si se aumenta
la cantidad de partículas por grupo se reduce el error en la estimación pero no sucede lo mismo
si se aumenta la cantidad de grupos de igual cantidad de partículas.
Se propusieron tres arquitecturas digitales basadas en el remuestreo distribuido. Las dos
primeras arquitecturas se basan en el modelo computacional Dataflow y la tercera arquitectura es
un arreglo de procesadores de propósito general que integran una arquitectura Single Instruction
Multiple Data (SIMD). El primer diseño prioriza la tasa de procesamiento mientras que los otros
dos el área de silicio requerida. Para reducir el área del elemento de procesamiento se recurrió a
la multiplexación en tiempo de ciertos recursos computacionales.
Se realizó un análisis comparativo en términos de tiempo de ejecución y área de silicio
de las arquitecturas propuestas. Se observa que el multiplexado en tiempo de recursos resulta
exitosa en la reducción del área total. Por otra parte a igual número de grupos de procesamiento
instanciados resultará conveniente el Diseño 1 si se prioriza la tasa de procesamiento y el Diseño
2 si la prioridad es minimizar el área de silicio. El Diseño 3 no presenta ventaja respecto al
Diseño 1 a pesar de disponer de un diseño regular y un elemento de procesamiento más versátil. |
|---|