Verificación de circuitos digitales descritos en HDL

En el ámbito del diseño de circuitos integrados, el proceso de asegurar que la intención del diseño es mapeada correctamente en su implementación se denomina verificación funcional. En este contexto, los errores lógicos son discrepancias entre el comportamiento previsto del dispositivo y su compo...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autor principal: Francesconi, Juan I.
Otros Autores: Julián, Pedro
Formato: tesis de maestría
Lenguaje:Español
Publicado: 2015
Materias:
Ingeniería
ASIC
FPGA
Verificación
Cobertura
Testbench
Acceso en línea:http://repositoriodigital.uns.edu.ar/handle/123456789/2560
Aporte de:
Repositorio Institucional Universidad Nacional del Sur (UNS) de Universidad Nacional del Sur

Ejemplares similares

Ejemplares similares