TLM para la verificación de integración en SoC
La verificación de los sistemas digitales se ha vuelto una etapa crucial en el proceso de desarrollar un System on Chip (SoC). El esfuerzo que se debe de hacer en esta etapa es sustancial respecto de otras. Debido a esto se ha optado por incrementar los niveles de abstracción al momento de diseña...
Guardado en:
| Autor principal: | Soto, Manuel Francisco |
|---|---|
| Otros Autores: | Fillottrani, Pablo Rubén |
| Formato: | tesis de maestría |
| Lenguaje: | Español |
| Publicado: |
2015
|
| Materias: | |
| Acceso en línea: | http://repositoriodigital.uns.edu.ar/handle/123456789/2506 |
| Aporte de: |
Ejemplares similares
-
Simulación de campo eléctrico por el método TLM (Transmission-Line Matrix Method)
por: Boggi, Silvina, et al.
Publicado: (2017) -
Description of an architecture for critical distributed and real-time data collection applied to MVEDR
por: Consigli, Carlos Fernando, et al.
Publicado: (2009) -
Integración de bloques IP en diseños SoC
por: Villagarcía Wanza, Horacio A., et al.
Publicado: (2002) -
SoC-FPGA systems for the acquisition and processing of electroencephalographic signals
por: Oliva, Matías Javier, et al.
Publicado: (2021) -
Verificación de créditos /
por: Galíndez, Oscar A.
Publicado: (1990)