Análisis de capacidades y estimación de tiempos de un inversor CMOS
Los análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga. Esta propuesta se enmarca en un proyecto mayor, el cual tiene...
Guardado en:
| Autores principales: | Ricci, Edgardo, Agostini, Marcial, Serrangeli, Juan, Aróztegui, Walter J., Rapallini, José Antonio, Quijano, María Victoria, Quijano, Antonio Adrián |
|---|---|
| Formato: | Objeto de conferencia Resumen |
| Lenguaje: | Español |
| Publicado: |
2017
|
| Materias: | |
| Acceso en línea: | http://sedici.unlp.edu.ar/handle/10915/60156 |
| Aporte de: |
Ejemplares similares
-
Etapa de control y sensado del policromador MEMS
por: Aróztegui, Walter J., et al.
Publicado: (2015) -
CMOS digital circuit technology
por: Shoji, Masakazu
Publicado: (1988) -
CMOS logic data
Publicado: (1991) -
CMOS logic data /
Publicado: (2000) -
Choosing and using CMOS /
Publicado: (1986)