Solución hardware al problema de las 8-Reinas
Las soluciones informáticas clásicas a problemas se basan en la programación sobre un procesador estándar. Esta metodología tiene muy buenos resultados en muchas aplicaciones, mas hay problemas que requieren una solución más adecuada. Generalmente el condicionante es el tiempo de respuesta del siste...
Guardado en:
| Autores principales: | , , |
|---|---|
| Formato: | Objeto de conferencia |
| Lenguaje: | Español |
| Publicado: |
2003
|
| Materias: | |
| Acceso en línea: | http://sedici.unlp.edu.ar/handle/10915/22785 |
| Aporte de: |
| Sumario: | Las soluciones informáticas clásicas a problemas se basan en la programación sobre un procesador estándar. Esta metodología tiene muy buenos resultados en muchas aplicaciones, mas hay problemas que requieren una solución más adecuada. Generalmente el condicionante es el tiempo de respuesta del sistema. Este artículo presenta la solución hardware, para la implementación sobre una plataforma FPGA, de un problema clásico del software: la asignación de posiciones en un tablero de ajedrez a 8 Reinas sin que se amenacen.
Se parte del algoritmo y la solución software, para migrar el diseño a hardware por medio de la descripción VHDL sintetizable. También se analizan los resultados de la materialización en las métricas área ocupada y velocidad de computo. |
|---|