Mapas auto-organizativos dentro de un FPGA : Redes neuronales
El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas.
Guardado en:
Autores principales: | Namiot, Matías, Capossio, Leonardo, Rapallini, José Antonio, Quijano, Antonio Adrián |
---|---|
Formato: | Objeto de conferencia |
Lenguaje: | Español |
Publicado: |
2011
|
Materias: | |
Acceso en línea: | http://sedici.unlp.edu.ar/handle/10915/121416 |
Aporte de: |
Ejemplares similares
-
Open Platform for Digital Design Learning on FPGA-based Systems
por: Heredia, Martín Alejandro, et al.
Publicado: (2020) -
Implementación de MODBUS en FPGA mediante VHDL – Capa de Enlace –
por: Olmedo Sergio, et al.
Publicado: (2011) -
Reconocimiento de dígitos mediante redes neuronales pulsantes implementadas en FPGA.
por: Peralta, Iván Rodolfo -
Minimum area, low cost fpga implementation of aes
por: Liberatori, Mónica Cristina, et al.
Publicado: (2004) -
Herramienta para diseño automático de arquitecturas a medida basadas en redes neuronales para reconocimiento de patrones visuales
por: Leiva, Lucas, et al.
Publicado: (2006)