Inyección de fallas en procesadores RISC-V para caracterizar nodos DTN
Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.
Guardado en:
| Autor principal: | Edelstein, Adrián Marcelo |
|---|---|
| Otros Autores: | Ferreyra, Pablo A. |
| Formato: | bachelorThesis |
| Lenguaje: | Español |
| Publicado: |
2024
|
| Materias: | |
| Acceso en línea: | http://hdl.handle.net/11086/551186 |
| Aporte de: |
Ejemplares similares
-
Implementación de softcore RISC-V en FPGA
por: Bértolo, Nicolás Luciano, et al.
Publicado: (2021) -
Implementación de softcore RISC-V en FPGA
por: Bértolo, Nicolás Luciano, et al.
Publicado: (2021) -
Gu�ia de implementaci�on de la seguridad en redes de N�ucleo Mpls
por: Reyes Roig, Deborah
Publicado: (2010) -
An�alisis, dise�no y propuesta algor�itmica para un generador de topolog�ias IP/MPLS (GT-MPLS)
por: Guzm�an Quintero, Yoandi
Publicado: (2010) -
Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
por: Argüello, Daniel Marcelo, et al.
Publicado: (2021)