Inyección de fallas en procesadores RISC-V para caracterizar nodos DTN

Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.

Guardado en:

Detalles Bibliográficos
Autor principal:	Edelstein, Adrián Marcelo
Otros Autores:	Ferreyra, Pablo A.
Formato:	bachelorThesis
Lenguaje:	Español
Publicado:	2024
Materias:	Organización de sistemas informáticos Redes tolerantes a demoras Pruebas de hardware Computer systems organization Delay tolerant networks Reduced instruction set computing RISC-V Instruction set architecture Hardware testing Fault injection
Acceso en línea:	http://hdl.handle.net/11086/551186
Aporte de:	Repositorio Digital Universitario (UNC) de Universidad Nacional de Córdoba

Descripción
Sumario:	Tesis (Lic. en Ciencias de la Computación)--Universidad Nacional de Córdoba, Facultad de Matemática, Astronomía, Física y Computación, 2023.